帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
提升VVC性能 Reno力推EVC匹配網路
 

【CTIMES/SmartAuto 邱倢芯 報導】   2016年09月12日 星期一

瀏覽人次:【4247】
  

為了滿足14nm(奈米)以下的先進製程製造需求,半導體製造用高性能射頻匹配網路、射頻電源產生器和流量管理系統開發商Reno Sub-Systems推出了EVC(電子式可變電容)匹配網路,新式系統改善了傳統的VVC(真空可變電容)性能。

右起為Reno Sub-Systems業務開發總監Bill Suber、九佳科技銷售事業部副總莊佩玲、Reno Sub-Systems技術支援經理Victor Huang。
右起為Reno Sub-Systems業務開發總監Bill Suber、九佳科技銷售事業部副總莊佩玲、Reno Sub-Systems技術支援經理Victor Huang。

現階段,半導體製造商促使著相關OEM廠商改善機台腔體(Chamber)和系統之間的薄膜特性,以及製程一致性;隨著技術節點微縮,並且朝向多圖樣(Multi Patterning)、finFET邏輯閘、3D NAND,以及TSV(矽穿孔)元件的發展使挑戰更趨嚴峻。

Reno Sub-Systems業務開發總監Bill Suber表示,整個半導體產業歷經了五六十年舊式設備早已無法滿足先進製程對於速度的需求,而該公司的EVC匹配網路可克服電漿相關的沉積及蝕刻製程挑戰,對於14奈米及以下的製造商來說,微秒無線射頻調諧是相當重要的。

Suber認為,傳統製程(例如28nm以上),對於時間、速度的要求並不嚴苛;然而製程已走入下一個世代,14奈米、10奈米等先進製程對於調諧時間及電漿穩定性的要求越來越高,更加突顯出精密控制系統的重要性。

據了解,該公司提供的EVC技術實現了傳統的VVC無法做到的RF(射頻)匹配速度;此一EVC技術具備了現今蝕刻和沉積製程使用的射頻匹配無法達到的速度、準確性和電漿穩定性。此批次間重複且精確的即時Match技術可實現包括3D結構次世代元件所需的精確的高深寬比,以及可選擇的非等向性先進電漿製造技術。

關鍵字: VVC  EVC  14nm  TSV  Reno Sub-Systems 
相關新聞
三星發表12層3D-TSV封裝技術 將量產24GB記憶體
布魯爾科技推出暫時性貼合/剝離(TB/DB)產品
高生產/晶圓保護能力 應材力推電化學沉積系統
溼蝕刻製程降低TSV成本 更易實現3D IC
集各家技術大成 Fiji繪圖處理器正式亮相
comments powered by Disqus
相關討論
  相關新品
  相關產品
» 盛美半導體推出先進儲存器應用的18腔單晶圓清洗設備
» 英飛凌推出全新OptiMOS 6 40 V 系列:具備優異的RDS(on)與切換效能
» NVIDIA、微軟、Epic Games、Unity及各大遊戲開發商於GDC 2019啟動次世代遊戲
» Microchip推出全新雙核和單核dsPIC數位訊號控制器系列
» Diodes的雙極電晶體採用3.3mm x 3.3mm封裝並提供更高的功率密度
  相關文章
» 用於射頻前端模組的異質三五族CMOS技術
» 面對FO-WLP/PLP新製程技術的挑戰與問題
» 類比晶片需求強烈 8吋晶圓代工風雲再起
» 異質整合 揭櫫半導體未來20年產業藍圖
» 再見摩爾定律?

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw