帳號:
密碼:
相關物件共 392
NXP推出基於MCU的Glow神經網路編譯器 實現邊緣機器學習 (2020.08.06)
恩智浦半導體(NXP Semiconductors N.V.)發表eIQ機器學習(ML)軟體對Glow神經網路(Neural Network;NN)編譯器的支援功能,針對恩智浦的i.MX RT跨界微控制器,實現佔用較低記憶體並更高效能的神經網路編譯器應用
Cadence與聯電完成28奈米HPC+製程先進射頻毫米波設計流程認證 (2020.07.23)
聯華電子宣布Cadence毫米波(mmWave)參考流程已獲得聯華電子28奈米HPC+製程的認證。透過此認證,Cadence和聯電的共同客戶可利用整合的射頻設計流程,加速產品上市時程。此完整的參考流程是基於聯電的晶圓設計套件(FDK)所設計的
EDA雲端化一舉解決IC設計痛點 (2020.07.03)
今年六月,EDA龍頭廠商Cadence和Synopsys更同時宣布與台積電、微軟策略合作,採用微軟Azure雲端平台以加速IC設計流程的合作計畫,顯見EDA已正式進入雲端化時代。
雲端部署引領IC設計邁向全自動化 (2020.07.01)
IC設計業者要搶占車用、通訊或物聯網等熱門市場,以強大運算力實現快速驗證與設計已不足夠,部署彈性和整合資源將成為開發的關鍵考量,雲端部署會是重要的一步棋
先進製程推升算力需求 雲端EDA帶來靈活性與彈性 (2020.06.30)
次世代先進製程的晶片開發有很高的算力需求,因此企業開始採取具備彈性拓展與使用靈活性優勢的雲端解決方案。
Cadence與台積電、微軟合作 以雲端運算縮減IC設計簽核時程 (2020.06.17)
益華電腦(Cadence Design Systems, Inc.)宣佈與台積電及微軟三方合作之成果。該合作的重點是利用雲端基礎架構來縮短半導體設計簽核時程。透過此合作,客戶將可藉由微軟 Azure上的Cadence CloudBurst平台,採用台積電技術的Cadence Tempus時序簽核解決方案及Quantus提取解決方案,獲得加速完成時序簽核的途徑
內外兼顧的EDA設計新思維 (2020.06.08)
許多的電子運算設備都已經導入了機器學習的能力。隨著AI應用規模不斷提高,EDA工具也將更為蓬勃發展。
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈,為台積電N6及N5製程技術提供優化結果,增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術,已通過台積電設計規則手冊(DRM)及SPICE模型認證
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係,強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用,Cadence提供了全面的數位化全流程快速採用套件(RAK),幫助客戶在功耗、性能和面積(PPA)上進行最佳化,並提高整體設計生產力
Cadence:透過內外兼具的EDA佈局 加速設計流程 (2020.05.26)
一般來說,AI對於EDA工具的影響,多半需要考量兩個部分。EDA工具通常面臨著解決許多難以解決的挑戰,這些挑戰需要利用更先進的方法來加以管理。例如,在佈局和設計路線流程的早期,就先評估大型數位化設計的線路擁擠或可能的錯誤
2020年5月(第343期)RISC-V的自由、平等、博愛 (2020.05.05)
做為運算指令集, RISC-V最重要的特色,就是開放。 它可以自由地用於任何項目上, 也允許任何人進行開發與設計, 你可以是任何人,你也可以為任何事。 基於這些特色,讓RISC-V在發展上有著相當不同的風貌
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標 (2020.04.23)
為因應更趨複雜的晶片設計與先進製程需求,電子設計自動化(EDA)方案供應商益華電腦Cadence Design Systems)宣布,推出全新的數位全流程,結合新推出的iSpatial技術與機器學習(ML)功能,能大幅縮短整體晶片開發的時間,同時更進一步提升晶片本身的PPA(效能、電耗、面積)結果
Cadence優化數位全流程 提供達3倍的生產力並提升結果品質 (2020.03.18)
益華電腦(Cadence Design Systems)宣布,推出全新的數位全流程,該流程經數百個先進製程設計定案所驗證,可進一步優化包括汽車、行動、網路、高效能運算及人工智慧(AI)等各種應用領域的功耗、效能及面積(PPA)結果.該流程具有包括統一佈局、物理優化引擎以及機器學習(ML)能力等多種業界領先的特色
Cadence與博通擴大5nm及7nm設計合作 (2020.01.16)
全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)宣布,與博通(Broadcom)將針對下一代網通、寬頻、企業儲存、無線及工業應用,擴大其與博通公司的合作。Cadence與博通將以成功的7nm設計為基礎,擴大合作範圍,進一步採用Cadence數位設計實現解決方案進行5nm設計
創意電子採用Cadence數位設計實現與簽核流程 完成AI及HPC應用的先進製程設計 (2019.12.10)
益華電腦(Cadence Design Systems, Inc.)宣布,創意電子(GUC)已成功部署了Cadence數位設計實現平台與簽核流程,並完成人工智慧(AI)及高效能運算(HPC)應用的先進製程(16、12及7奈米)設計
Cadence收購NI國家儀器子公司AWR 加速5G射頻通訊系統創新 (2019.12.04)
電子設計領導商益華電腦(Cadence Design Systems, Inc.)與NI 國家儀器共同宣布,就Cadence收購AWR Corporation達成最終協議。AWR Corporation是美國國家儀器公司的全資子公司。AWR是高頻射頻(RF) EDA軟體技術的領先供應商,其專業的RF人才團隊也將在收購完成後加入Cadence
Cadence提出熱電偕同模擬系統分析 面對3D IC挑戰 (2019.11.07)
實現3D IC是未來電子設計的重要目標,2.5D是過渡性技術,但最終是希望達成電晶體堆疊和晶片的高度整合。要實現這項目標,更精準且更全面的模擬系統至關重要,而Cadence看準了此市場需求
Arm科技論壇台北開幕 聚焦5G與AIoT (2019.11.06)
全球高效能運算技術廠商Arm於今明兩天分別在台北萬豪酒店及新竹國賓大飯店,舉辦眾所矚目的2019 Arm科技論壇(Arm Tech Symposia 2019 Taiwan)。今年以The New Era of Compute為主軸,聚焦5G、物聯網(IoT)、人工智慧(AI)和機器學習等技術趨勢下所帶動的全新運算需求,以及如何透過從雲端到終端的裝置部署及管理,落實物聯網願景
EDA跨入雲端環境新時代 (2019.09.11)
全球主要EDA供應業者,已經開始將一部分的IC設計工具,透過提供雲端設計或驗證的功能。並且未來可能針對各種不同領域或產業、製品技術等,都能夠透過雲端來完成所需要的
人工智慧正在改變EDA的設計流程 (2019.09.10)
EDA讓電子設計有了飛躍式的成長;如今,人工智慧正站在EDA成功的基礎上,正逐漸重塑了EDA設計的風貌。


     [1]  2  3  4  5  6  7  8  9  10   [下一頁][下10頁][最後一頁]

  十大熱門新聞
1 安勤新款嵌入式電子紙顯示器更新即時便利
2 Marvell全新網路產品組合 驅動企業網路的安全、智慧和性能升級
3 明緯推出25/65W DC/DC LED驅動器電源 結合綠能發電應用
4 瑞薩新款光隔離型三角積分調變器適用於工業自動化應用
5 瞄準5G+AI+IoT 高紳推出工業級可程式控制器WPC-632-CM3
6 邊緣應用環境嚴苛 Moxa推出強固型邊緣電腦保障關鍵AI運算
7 igus新型直線和擺動導向裝置 打造即裝即用完整方案
8 AWS推出互動影音服務Amazon IVS 直播延遲低於3秒
9 中美萬泰推出醫用電腦電源內裝設計WMP-24G-PIS
10 ADI全新高動態範圍RF收發器 因應防務與衛星通訊應用

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw