账号:
密码:
CTIMES / IC设计与EDA
科技
典故
因特网联合公会 - W3C

在1994年10月,网络的创造者Tim Berner-Lee,在麻省理工学院的计算机科学实验室里,成立了因特网联合公会,也就是现在的World Wide Web Consortium。
联发科反击媒体不实报导 (2016.06.13)
「比照 IC 制造与封装测试业规定,允许个案申请专业审查陆资投资 IC 设计业」目前是台湾半导体协会的共识。在2016 年5 月31 日的台湾半导体协会IC 设计产业策略委员会会议中
连网汽车应用兴起 u-blox完备的连接技术方案将扮演要角 (2016.06.08)
物联网(IoT)旋风已席卷汽车产业。从资讯娱乐系统开始,IoT已逐步演进,并在令人振奋的全新V2X架构中融合了感测器、定位、蜂巢式以及短距离通讯技术,将能提升安全性与驾驶体验,并加速无人驾驶车的发展
2016 ARM Design Contest设计竞赛即日起开放报名! (2016.05.16)
物联网科技大跃进─随着「物联网」概念逐步应用于行动装置、端点服务、虚拟实境、智慧机器人等新科技领域中,全球矽智财供应厂商ARM宣布,2016 ARM Design Contest设计竞赛正式起跑!正式迈入第十一届的ARM Design Contest
Mentor Graphics宣布PADS创新平台又添新功能 (2016.05.06)
Mentor Graphics公司推出基于PADS PCB软体的综合产品创新平台,该平台帮助个体工程师和小型团队解决开发现今电子产品所面临的工程挑战。随着系统设计复杂度以及印刷电路板(PCB)、机构和系统工程师对易于使用工具的需求不断增加,PADS平台经扩展可帮助工程师实现从概念设计到交付制造,开发基于 PCB 的系统
智原科技采用Cadence OrbitIO与SiP布局工具节省封装设计时程 (2016.05.06)
全球电子设计创新厂商益华电脑(Cadence)宣布,ASIC设计服务、SoC暨IP研发销售厂商─智原科技(Faraday Technology)采用Cadence OrbitIO互连设计器及Cadence SiP布局工具,相较于先前封装设计流程节省达六成时间
新思客制化设计 缩短FinFET设计流程 (2016.04.19)
新思科技(Synopsys)发表客制化设计解决方案Custom Compiler,可有效应用在FinFET制程技术,让客制化设计流程从数天缩短至数小时以提高产能。 新思科技以全新自动化视觉辅助(visually-assisted automation) 技术因应客制化设计的挑战,不但能加速设计流程,同时能减少反覆设计并增加重复利用率为了,让FinFET布局(layout)的产能更上层楼
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球电子设计创新厂商益华电脑(Cadence)推出下一代Virtuoso平台,可为设计人员提供10倍的跨平台效能与容量提升。此平台包含在Cadence Virtuoso类比设计环境(Virtuoso Analog Design Environment, ADE)中新增技术,并为Cadence Virtuoso布局套件提供增强功能,以因应汽车安全、医疗装置与物联网(IoT)应用等需求
Mentor增强对TSMC 7 奈米制程初期设计开发 (2016.03.28)
Mentor Graphics公司宣布,藉由完成TSMC 10奈米FinFET V1.0认证,进一步增强和优化Calibre平台和Analog FastSPICE (AFS) 平台。此外,Calibre 和 Analog FastSPICE 平台已可应用在基于TSMC 7 奈米 FinFET 制程最新设计规则手册 (DRM) 和 SPICE 模型的初期设计开发和 IP 设计
奥地利微电子为0.35μm类比特殊制程推出可交互操作制程设计套件 (2016.03.22)
奥地利微电子(ams AG)推出应用于0.35μm类比特殊制程的可交互操作制程设计套件(iPDK)。该可交互操作制程设计套件基于开放存取(OpenAccess)资料库,透过使用标准语言以及统一的架构实现多种EDA工具的可共同操作性
创意电子推出28G多标准SerDes IP (2016.03.22)
创意电子(GUC)宣布其28Gbps 多标准SerDes IP(28G-EMSPHY-XT)在台积电(TSMC)28奈米制程技术中通过矽晶验证,且符合IEEE 802.3bj(100GBase-KR4)、CEI- 25G- LR 及CEI-28G-VSR 规格。 GUC 的新 SerDes IP是GUC目前众多的SerDes IP 组合之中先进的产品
是德科技SECO采用ADS信号及电源完整性软体套件成功执行PC板验证 (2016.03.17)
是德科技(Keysight)日前宣布 SECO成功使用Keysight EEsof EDA的SIPro和PIPro信号与电源完整性解决方案,来验证嵌入式COMexpress PC板。该PC板使用AMD R系列Merlin Falcon 3.2 GHz处理器。 SECO是义大利知名的嵌入式PC板(PCB)设计与制造厂商
Mentor协助三星代工厂10奈米FinFET制程优化工具和设计流程 (2016.03.11)
Mentor Graphics公司(明导)宣布与三星电子合作,为三星代工厂10奈米FinFET制程提供各种设计、验证、测试工具及流程的优化。其中包括Calibre物理验证套件、Mentor Analog FastSPICE(AFS)平台、Olympus-SoC数位设计平台和Tessent测试产品套件
Mentor推出原生完整的UVM SystemVerilog记忆体验证IP库 (2016.03.09)
Mentor Graphics(明导)推出首个完全原生的UVM SystemVerilog记忆体验证IP库,该记忆体验证IP库可用于所有常用记忆体设备、配置和介面。 Mentor在目前已可支援60多种常用外设介面(commonly used peripheral interfaces)和汇流排架构的Mentor验证 IP(Mentor VIP)库中新增了 1600多种记忆体模型
IC封装后熟化制程模拟利器 有效预测翘曲变形 (2016.03.04)
Moldex3D可考虑在常压下,针对后熟化制程从进烤箱至冷却到常温的过程中,进行不同温度和熟化度的耦合计算,模拟IC元件最终的翘曲量值变化。
Lattice Diamond设计软体套件3.7新版已上市 (2016.03.02)
莱迪思半导体宣布Lattice Diamond设计工具套件全新 3.7版本,现已上市。可支援更多的莱迪思元件并提升效能,协助客户实现以莱迪思FPGA为基础、最小尺寸、低功耗和低成本的设计解决方案
Mentor Graphics 发布 Veloce Apps:开启硬体模拟新纪元 (2016.02.26)
Mentor Graphics公司(明导)推出用于Veloce硬体模拟平台的新型应用程式,自此迎来了硬体模拟的新纪元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath,可以解决复杂SoC和系统设计中的关键系统级验证难题
打通Maker to Market最后一哩路 (2016.02.26)
Maker to Market就现在的环境而言,已经比过去容易的多,然而,就算已经将创意推向离市场不远的最后一哩了,但这最后一哩,却不是那么容易跨越。
是德科技发表适用于先进设计系统的信号及电源完整性解决方案 (2016.01.29)
是德科技(Keysight)日前推出两套电磁(EM)软体解决方案,以协助工程师执行信号完整性(SI)和电源完整性(PI)分析,进而改善印刷电路板(PCB)设计的高速链路效能
是德科技发表菁英大学合作计画 (2016.01.21)
是德科技与菁英大学共建的EDA软体实验室将提升系统级和射频/微波设计优势。新计画旨在开发可为产业培育精英工程师的出色教育资源。 是德科技(Keysight)日前宣布推出是德科技菁英大学合作计画,主要目标是发掘并探索能够为产业提供精英工程师的出色教育资源
Cadence获卓越职场研究所评选为「大中华区最佳职场」 (2016.01.13)
全球电子设计创新厂商益华电脑(Cadence)宣布荣获职场研究机构─卓越职场研究所(Great Place to Work Institute)评选为2015年「大中华区最佳职场(Great Place to Work)」。 Cadence 以充满活力的企业文化不断激发员工的创新与热情,并以新技术改善生活为愿景,与大中华区多家顶尖企业共获最佳职场殊荣

  十大热门新闻
1 2019 IEEE亚洲固态电路研讨会台湾区获选论文抢先发表

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw